Luận án TS Kỹ thuật Viễn thông: Lọc đa phần tử, tái lấy mẫu vô tuyến của Lý Tú Nga

LỜI CAM ĐOAN

TÓM TẮT

ABSTRACT

LỜI CÁM ƠN

DANH MỤC CÁC HÌNH ẢNH

DANH MỤC BẢNG BIỂU

DANH MỤC CÁC TỪ VIẾT TẮT

1. CHƢƠNG 1: GIỚI THIỆU CHUNG

1.1. Lý do chọn đề tài

1.2. Tổng quan về hiện trạng nghiên cứu

1.2.1. Những nghiên cứu bộ lọc đa phần tử ở nƣớc ngoài

1.2.1.1. Nghiên cứu tái lấy mẫu bộ lọc đa phần tử ở nƣớc ngoài

1.2.1.2. Nghiên cứu ảnh hƣởng công suất của bộ lọc đa phần tử ở nƣớc ngoài

1.2.2. Những nghiên cứu bộ lọc đa phần tử ở trong nƣớc

1.2.2.1. Nghiên cứu tái lấy mẫu bộ lọc đa phần tử ở trong nƣớc

1.2.2.2. Nghiên cứu ảnh hƣởng công suất của bộ lọc đa phần tử ở trong nƣớc

1.3. Nhận định và định hƣớng về tình hình nghiên cứu

1.4. Mục đích và đối tƣợng nghiên cứu của luận án

1.5. Phạm vi và phƣơng pháp nghiên cứu

1.6. Đóng góp mới của Luận án

1.7. Ý nghĩa khoa học và ứng dụng thực tiễn của Luận án

1.8. Cấu trúc của Luận án

2. CHƢƠNG 2: LÝ THUYẾT TỔNG QUAN VÀ THIẾT KẾ THỰC NGHIỆM BỘ LỌC SIR

2.1. Tổng quan về phƣơng pháp ƣớc lƣợng Bayes

2.1.1. Cơ sở lý thuyết định lý Bayes

2.1.2. Bộ lọc Kalman

2.1.3. Bộ lọc Kalman mở rộng

2.2. Bộ lọc đa phần tử

2.2.1. Tích phân Monte Carlo (trì hoãn)

2.2.2. Lấy mẫu chuỗi quan trọng

2.2.3. Phƣơng pháp lấy mẫu quan trọng tuần tự

2.2.4. Vấn đề thoái hóa mẫu

2.2.5. Lƣu đồ thuật toán bộ lọc đa phần tử

2.3. Kỹ thuật định vị trong mạng vô tuyến

2.3.1. Mạng cảm biến vô tuyến

2.3.2. Công nghệ định vị trong mạng cảm biến

2.3.3. Mô hình truyền sóng

2.4. Thiết kế bộ lọc đa phần tử SIR

2.4.1. Thiết kế các khối bộ lọc đa phần tử trong AccelDSP 10

2.4.2. Xây dựng mô hình và mô phỏng trong System Generator 10

2.4.3. Thực hiện mô phỏng trực tiếp trên FPGA Virtex-II Pro

2.5. Kết quả mô phỏng và thực nghiệm bộ lọc đa phần tử SIR

2.5.1. Kiểm chứng không gian trạng thái trên MATLAB và nền công nghệ FPGA

2.5.2. Kiểm chứng RMSE và số hạt

2.5.3. Kiểm chứng RMSE và phƣơng sai nhiễu phép đo

3. CHƢƠNG 3: GIẢI PHÁP TÌM GIỚI HẠN TRÊN CHO TÁI LẤY MẪU KLD MẠNG ĐỊNH VỊ VÔ TUYẾN TRONG NHÀ

3.1. Vấn đề và hƣớng giải quyết

3.1.1. Vấn đề đặt ra

3.1.2. Hƣớng giải quyết

3.2. Mô hình hóa mạng định vị

3.2.1. Thuật toán Gradient descent

3.2.2. Cấu trúc mạng và hiện thực

3.3. Thiết kế hệ thống LAURA

3.3.1. Hệ thống phân tán LAURA

3.3.2. Hệ thống tập trung LAURA

3.3.3. Ứng dụng PMS nâng cao hiệu quả định vị

3.4. Thuật toán bộ lọc đa phần tử

3.5. Giải pháp tìm giới hạn trên cho tái lấy mẫu KLD

3.5.1. Phƣơng pháp tái lấy mẫu KLD

3.5.2. Thuật toán tìm giá trị giới hạn trên

3.6. Kết quả mô phỏng

3.6.1. Dữ liệu thử nghiệm

3.6.2. Thiết lập giá trị giới hạn trên

3.6.3. Kiểm chứng lỗi định vị với mức công suất (-15dBm)

3.6.4. Kiểm chứng khoảng lỗi với các mức công suất khác nhau

3.6.5. Kiểm chứng lỗi định vị với các mật độ anchor nodes

4. CHƢƠNG 4: GIẢI PHÁP KLD HIỆU CHỈNH PHƢƠNG SAI VÀ ĐỘ DỐC DỮ LIỆU

4.1. Thuật toán tìm giá trị phƣơng sai

4.1.1. Vấn đề bài toán và hƣớng giải quyết

4.1.2. Thuật toán tái lấy mẫu KLD với hiệu chỉnh phƣơng sai và độ dốc

4.1.3. Thuật toán tìm giá trị phƣơng sai giới hạn dƣới

4.1.4. Thiết lập thông số hệ thống

4.1.5. Kiểm chứng lỗi định vị

4.1.6. So sánh khoảng lỗi các phƣơng pháp truyền thống và đề xuất

4.1.7. Kiểm chứng khoảng lỗi với các mức công suất khác nhau

4.1.8. Kiểm chứng ảnh hƣởng mức công suất với lỗi định vị

4.2. Thuật toán tìm giá trị hiệu chỉnh phƣơng sai và giá trị giới hạn trên

4.2.1. Vấn đề bài toán và hƣớng giải quyết

4.2.2. Thiết lập thông số hệ thống

4.2.3. Kiểm chứng RMSE và số hạt cần dùng (R=Q=0,5)

4.2.4. Kiểm chứng RMSE và số hạt cần dùng khi thay đổi các phƣơng sai nhiễu

4.2.5. Kiểm chứng thời gian, sai số chuẩn, mức độ tính toán

5. CHƢƠNG 5: KẾT LUẬN VÀ ĐỊNH HƢỚNG NGHIÊN CỨU

5.1. Định hƣớng nghiên cứu

5.1.1. Khoảng lỗi và số hạt cần dùng

5.1.2. Thông số thời gian chạy mô phỏng

DANH MỤC CÔNG BỐ CÁC CÔNG TRÌNH CỦA TÁC GIẢ

TÀI LIỆU THAM KHẢO